高速數字系統設計成功的關鍵在于保持信號的完整，而影響信號完整性(即信號質量)的因素主要有傳輸線的長度、電阻匹配及電磁干擾、串擾等。
設計過程中要保持信號的完整性必須借助一些仿真工具，仿真結果對PCB布線產生指導性意見，布線完成后再提取網絡，對信號進行布線后仿真，仿真沒有問題后才能送出加工。目前這樣的仿真工具主要有cadence、ICX、Hyperlynx等。Hyperlynx是個簡單好用的工具，軟件中包含兩個工具LineSim和BoardSim。LineSim用在布線設計前約束布線和各層的參數、設置時鐘的布線拓撲結構、選擇元器件的速率、診斷信號完整性，并盡量避免電磁輻射及串擾等問題。BoardSim用于布線以后快速地分析設計中的信號完整性、電磁兼容性和串擾問題，生成串擾強度報告，區分并解決串擾問題。作者使用LineSim工具，對信號的阻抗匹配、傳輸線的長度、串擾進行了仿真分析，并給出了指導性結論。
阻抗匹配
高速數字信號的阻抗匹配非常關鍵，如果匹配不好，信號會產生較大的上沖和下沖現象，如果幅度超過了數字信號的閾值，就會產生誤碼。阻抗匹配有串行端接和并行端接兩種，由于串行端接功耗低并且端接方便，實際工作中一般采用串行端接。以下利用Hyperlynx仿真工具對端接電阻的影響進行了分析。以74系列建立仿真IBIS模型如圖1所示。仿真時選擇一個發送端一個接收端，傳輸線為帶狀線，設置線寬0.2mm和介電常數為4.5(常用的FR4材料)，使傳輸線的阻抗為51.7Ω。設置信號頻率為50MHz的方波，串行端接電阻Rs分別取0Ω、33Ω和100Ω的情況，進行仿真分析，仿真結果如圖2所示。
圖中分別標出了匹配電阻是0Ω、33Ω、100Ω時接收端的信號波形。從波形看出，0Ω時波形有很大的上沖和下沖現象，信號最差；100Ω時信號衰減較大，方波幾乎變成了正弦波；而匹配電阻是33Ω時波形較好。理想的匹配電阻值，可以利用軟件的terminatorWizard工具，自動根據器件的參數模型算出最佳匹配電阻為33.6Ω，實際應用中可以選用33Ω。利用仿真和器件的IBIS模型，可以很精確地知道匹配電阻值的大小，從而使信號完整性具有可控性。
圖1 74系列仿真模型
圖2 不同串行端接電阻的仿真結果
傳輸線長度的影響
在高速數字電路的設計中，除了阻抗匹配外，部分器件對傳輸線的長度有著嚴格的要求，信號頻率越高，要求傳輸線的長度越短。以X1器件和X2器件為例建立仿真模型如圖3所示。在仿真模型中加了33Ω的匹配電阻，選擇仿真信號頻率為66MHz方波，改變傳輸線長度分別為76.2mm和254mm時進行仿真。仿真結果如圖4所示。
圖3 X1、X2器件仿真模型
圖4 不同長度傳輸線仿真結果